搭建橋梁，如今持續(xù)敏感

從廣義定義上看，SDR就是通訊的物理層可以通過(guò)軟件去定義一部分或者全部通過(guò)軟件定義；從應(yīng)用上看，基本所有的商用基站包括終端都是SDR的設(shè)備，這些系統(tǒng)中包含通用FPGA，可以對(duì)物理層做相關(guān)的更改。

在5G的原型化階段，毫米波通道探測(cè)、Massive MIMO、超高密度網(wǎng)絡(luò)，以及多載波濾波等關(guān)鍵技術(shù)的驗(yàn)證面臨巨大的挑戰(zhàn)，這需要在測(cè)試設(shè)備上做出快速相應(yīng)協(xié)議的變化，推出可以靈活擴(kuò)展通道數(shù)量，自定義測(cè)試IP，靈活覆蓋射頻頻段的需求。

SDR技術(shù)中的DSP和FPGA具有可編程性，可以為5G技術(shù)驗(yàn)證帶來(lái)極大的靈活性。

SDR在手機(jī)上的成功應(yīng)用，也意味著一個(gè)無(wú)線新時(shí)代的到來(lái)。SDR正在逐步應(yīng)用到更多的產(chǎn)品和領(lǐng)域，芯片技術(shù)的發(fā)展是SDR技術(shù)發(fā)展的推動(dòng)力。

SDR可以支持無(wú)限量的通訊協(xié)議和多媒體應(yīng)用，這得益于SDR芯片的計(jì)算能力；物聯(lián)網(wǎng)、5G等網(wǎng)絡(luò)的發(fā)展會(huì)給SDR帶來(lái)新的發(fā)展空間。

FPGA給SDR應(yīng)用搭建了橋梁，F(xiàn)PGA利用并行硬件的優(yōu)勢(shì)來(lái)完成一些高密度處理功能（如DDC），利用可編程優(yōu)勢(shì)適應(yīng)DSP的一些解碼和分析功能。雖然這些優(yōu)勢(shì)以增加功耗和成本為代價(jià)，但是這些對(duì)于器件的性能來(lái)說(shuō)往往是次要的。

但是SDR技術(shù)的實(shí)施方式存在分歧，商業(yè)供應(yīng)商開(kāi)發(fā)了經(jīng)濟(jì)高效的解決方案，如今地球上的每個(gè)基站都有SDR技術(shù)。

另一方面，在國(guó)防界，SDR是由大型國(guó)防承包商建造的，他們用有利可圖的傳統(tǒng)產(chǎn)品線來(lái)建造。

其結(jié)果是基于FPGA的無(wú)線電產(chǎn)品價(jià)格非常高，以至于美國(guó)部分國(guó)防市場(chǎng)對(duì)使用FPGA產(chǎn)生了持續(xù)的過(guò)敏反應(yīng)。

速度成本的博弈，布局和布線成障礙

FPGA沒(méi)有標(biāo)準(zhǔn)、開(kāi)源、友好的編程模型，因此對(duì)于在所有FPGA芯片上均可工作或易于交叉編譯的FPGA程序，也沒(méi)有標(biāo)準(zhǔn)的市場(chǎng)。

數(shù)據(jù)中心中新CPU和FPGA進(jìn)入的主要障礙不僅在于速度和成本，還在于所有可能的I／O設(shè)備的軟件和驅(qū)動(dòng)程序的可用性。

在數(shù)據(jù)中心使用FPGA時(shí)，目前的主要障礙是布局和布線。運(yùn)行專有FPGA供應(yīng)商軟件將電路映射到FPGA元件所花費(fèi)的時(shí)間，在大型FPGA和高速CPU服務(wù)器上，布局和布線需要長(zhǎng)達(dá)三天，而且即使在使用三天后，很多軟件仍無(wú)法解決映射問(wèn)題。

盡管如此，F(xiàn)PGA仍然是一種快速進(jìn)入市場(chǎng)的方式，是獲得競(jìng)爭(zhēng)優(yōu)勢(shì)的簡(jiǎn)單方法以及在許多關(guān)鍵任務(wù)情況下必不可少的技術(shù)。盡管與ASIC相比，芯片價(jià)格昂貴。

然而，在與CPU或GPU上運(yùn)行軟件相比，在HPC和數(shù)據(jù)中心中，F(xiàn)PGA的運(yùn)營(yíng)成本大大降低。

與CPU和GPU相比，所需的FPGA更少，所需的冷卻也更少。